Décodeur d'adresse

En électronique numérique , un décodeur d'adresse est un décodeur binaire doté d'au moins deux entrées pour les bits d'adresse et d'au moins une sortie pour les signaux de sélection du périphérique. Lorsque l'adresse d'un périphérique donné est présente sur les entrées d'adresse, le décodeur active la sortie de sélection correspondante. Un décodeur d'adresse dédié à une seule sortie peut être intégré à chaque périphérique d'un bus d'adresses, ou un seul décodeur d'adresse peut desservir plusieurs périphériques.

Un décodeur d'adresse unique doté de n bits d'entrée peut gérer jusqu'à 2ⁿ ^{périphériques} . Plusieurs circuits intégrés de la série 7400 peuvent servir de décodeurs d'adresse. Par exemple, utilisé comme décodeur d'adresse, le 74154 offre quatre entrées d'adresse et seize (soit ^2⁴ ) sorties de sélection de périphérique. Un décodeur d'adresse est une application particulière d'un circuit décodeur binaire appelé « démultiplexeur » (le 74154 est couramment désigné comme un « démultiplexeur 4 vers 16 »), qui possède de nombreuses autres applications outre le décodage d'adresses.

Les décodeurs d'adresses sont des éléments de base pour les systèmes utilisant des bus . Ils sont présents dans toutes les familles et tous les procédés de fabrication de circuits intégrés, ainsi que dans toutes les bibliothèques standard FPGA et ASIC . Ils sont abordés dans les manuels d'introduction à la conception de circuits logiques numériques.

Un décodeur d'adresse est un composant couramment utilisé en microélectronique qui sert à sélectionner les cellules de mémoire dans les dispositifs de mémoire à adressage aléatoire.

Une cellule mémoire de ce type est constituée d'un nombre fixe d'éléments de mémoire, ou bits. Le décodeur d'adresse est connecté à un bus d'adresses et lit l'adresse qui y est créée. À l'aide d'une logique de commutation spécifique, il détermine la cellule mémoire à accéder grâce à cette adresse. Il sélectionne ensuite cette cellule via une ligne de contrôle dédiée, également appelée ligne de sélection. Dans les mémoires dynamiques ( DRAM ), la matrice mémoire comporte des lignes de sélection de lignes et de colonnes, contrôlées par des décodeurs d'adresses intégrés à la puce.

Selon le type de décodeur, la logique utilisée pour sélectionner la cellule mémoire peut, dans certaines circonstances, être programmable.

Un décodeur d'adresse est également utilisé pour sélectionner le module de mémoire ou la puce de mémoire appropriée parmi plusieurs lorsqu'une adresse particulière est fournie par le bus d'adresses du système de processeur.

À cette fin, les modules ou puces de mémoire possèdent des entrées de sélection, généralement appelées broche de sélection (CS) ou broche d'activation (CE). Ces entrées ont souvent une fonction logique négative (

Plus d articles de Worldlex Wiki

Revenez a l index pour explorer davantage de pages sur l histoire, la science, la culture, la geographie et la societe en francais.