Worldlex Wiki La mémoire GDDR5 SGRAM est conforme aux normes définies dans la spécification GDDR5 de JEDEC . La SGRAM est à port unique. Cependant, elle peut ouvrir deux pages mémoire simultanément, simulant ainsi le fonctionnement à double port d'autres technologies VRAM. Elle utilise une architecture de prélecture 8N et une interface DDR pour des performances élevées et peut être configurée en mode ×32 ou ×16 (boîtier fermé), détecté lors de l'initialisation du dispositif. L'interface GDDR5 transfère deux mots de données de 32 bits par cycle d'horloge d'écriture (WCK) vers/depuis les broches d'E/S. En raison de la prélecture 8N, un accès en lecture ou en écriture consiste en un transfert de données de 256 bits sur deux cycles d'horloge CK au niveau du cœur de la mémoire et en huit transferts de données de 32 bits sur un demi-cycle d'horloge WCK au niveau des broches d'E/S.
La GDDR5 fonctionne avec deux types d'horloges différents : une horloge de commande différentielle (CK) servant de référence pour les entrées d'adresse et de commande, et une horloge d'écriture différentielle (WCK) servant de référence pour les lectures et écritures de données, cadencée à une fréquence double de celle de CK. Plus précisément, la SGRAM GDDR5 utilise trois horloges : deux horloges d'écriture associées à deux octets (WCK01 et WCK23) et une seule horloge de commande (CK). Prenons l'exemple d'une GDDR5 avec un débit de données de 5 Gbit /s par broche : l'horloge CK fonctionne à 1,25 GHz et les deux horloges WCK à 2,5 GHz. Les horloges CK et WCK sont alignées en phase lors de l'initialisation et de la séquence d'apprentissage. Cet alignement permet un accès en lecture et en écriture avec une latence minimale.
Une seule puce GDDR5 32 bits possède environ 67 broches de signal et le reste sont des broches d'alimentation et de masse dans le boîtier BGA 170.
Commercialisation de GDDR5
La GDDR5 a été dévoilée par Samsung Electronics en juillet 2007. Ils ont annoncé qu'ils allaient produire en masse la GDDR5 à partir de janvier 2008.
En 2007, Hynix Semiconductor a lancé la première mémoire GDDR5 de classe 60 nm « 1 Gb » (1024 3 bits) du secteur. Elle offrait une bande passante de 20 Go/s sur un bus 32 bits, permettant ainsi des configurations mémoire de 1 Go à 160 Go/s avec seulement 8 circuits sur un bus 256 bits. L'année suivante, en 2008, Hynix a surpassé cette technologie avec sa mémoire GDDR5 de classe 50 nm « 1 Gb ».
En novembre 2007, Qimonda , une entreprise issue d' Infineon , a présenté et testé la GDDR5 et a publié un article sur les technologies sous-jacentes . Le 10 mai 2008, Qimonda a annoncé la production en série de composants GDDR5 de 512 Mb fonctionnant à 3,6 Gbit/s (900 MHz ), 4,0 Gbit/s (1 GHz) et 4,5 Gbit/s (1,125 GHz)
Le 20 novembre 2009, Elpida Memory a annoncé l'ouverture de son centre de conception munichois, dédié à la conception et à l'ingénierie de la mémoire DRAM graphique ( GDDR ). Elpida avait acquis les actifs de conception GDDR de Qimonda AG en août 2009, suite à la faillite de cette dernière. Le centre de conception emploie une cinquantaine de personnes et est équipé de matériel de test de mémoire haute vitesse pour la conception, le développement et l'évaluation de la mémoire graphique. Le 31 juillet 2013, Elpida est devenue une filiale à 100 % de Micron Technology et, d'après les profils professionnels LinkedIn publics actuels , Micron continue d'exploiter le centre de conception graphique de Munich.
La mémoire GDDR5 Hynix de classe 40 nm « 2 Gb » (2 × 1024, 3 bits) a été lancée en 2010. Elle fonctionne à une fréquence effective de 7 GHz et traite jusqu'à 28 Go/s. Les puces mémoire GDDR5 « 2 Gb » permettent aux cartes graphiques dotées de 2 Go ou plus de mémoire embarquée d'atteindre une bande passante maximale de 224 Go/s ou plus. Le 25 juin 2008, AMD est devenue la première entreprise à commercialiser des produits utilisant la mémoire GDDR5 avec sa série de cartes graphiques Radeon HD 4870 , intégrant des modules mémoire Qimonda de 512 Mb à une bande passante de 3,6 Gbit/s.
En juin 2010, Elpida Memory a annoncé sa solution de mémoire GDDR5 de 2 Gb, développée dans son centre de conception de Munich. Cette nouvelle puce peut fonctionner à une fréquence d'horloge effective allant jusqu'à 7 GHz et sera utilisée dans les cartes graphiques et autres applications de mémoire à large bande passante.
Les composants GDDR5 de 4 Gb (4 × 1024 3 bits) sont devenus disponibles au troisième trimestre 2013. Initialement commercialisés par Hynix, ils ont rapidement été proposés par Micron Technology dès 2014. Le 20 février 2013, il a été annoncé que la PlayStation 4 utiliserait seize puces mémoire GDDR5 de 4 Gb , soit un total de 8 Go de GDDR5 à 176 Gbit/s (CK 1,375 GHz et WCK 2,75 GHz), en tant que mémoire vive système et graphique combinée. Cette mémoire serait utilisée avec son système sur une puce AMD comprenant 8 cœurs Jaguar , 1152 processeurs de shaders GCN et la technologie AMD TrueAudio . Des analyses ultérieures du produit ont confirmé l'utilisation de mémoire GDDR5 de 4 Gb dans la PlayStation 4.
En février 2014, suite à l'acquisition d'Elpida, Micron Technology a ajouté des produits GDDR5 de 2 Gb et 4 Gb à son portefeuille de solutions de mémoire graphique .
Le 15 janvier 2015, Samsung a annoncé dans un communiqué de presse avoir lancé la production en série de puces mémoire GDDR5 de 8 Gb (8 × 1024,3 bits ) gravées en 20 nm . Pour répondre à la demande croissante d'écrans haute résolution (comme la 4K ), des puces à plus haute densité sont nécessaires afin de gérer des tampons d'images plus importants pour les calculs graphiques intensifs, notamment les jeux PC et le rendu 3D . La bande passante accrue de ces nouveaux modules haute densité correspond à 8 Gbit/s par broche × 170 broches sur le boîtier BGA × 32 bits par cycle d'E/S , soit une bande passante effective de 256 Gbit/s par puce.
Le 6 janvier 2015, Mark Adams, président de Micron Technology, a annoncé le succès des essais de la mémoire GDDR5 de 8 Gb lors de la conférence téléphonique sur les résultats du premier trimestre fiscal 2015. Le 25 janvier 2015, la société a annoncé le début des livraisons commerciales de GDDR5 gravée en 20 nm. L'annonce officielle de la GDDR5 de 8 Gb de Micron a été publiée sous forme d' article de blog par Kristopher Kido sur le site web de la société le 1er septembre 2015 ( sur la Wayback Machine).
GDDR5X
En janvier 2016, JEDEC a normalisé la mémoire SGRAM GDDR5X. La GDDR5X vise un débit de transfert de 10 à 14 Gbit/s par broche, soit le double de celui de la GDDR5. Concrètement, elle offre au contrôleur mémoire la possibilité d'utiliser soit un mode double débit de données avec un préchargement de 8 ns, soit un mode quadruple débit de données avec un préchargement de 16 ns. La GDDR5 ne propose qu'un mode double débit de données avec un préchargement de 8 ns. La GDDR5X utilise également 190 broches par puce ( boîtier BGA 190 broches ). À titre de comparaison, la GDDR5 standard possède 170 broches par puce ( boîtier BGA 170 broches ). Elle nécessite donc un circuit imprimé modifié . QDR (quad data rate) peut être utilisé en référence à l'horloge de commande d'écriture (WCK) et ODR (octal data rate) en référence à l'horloge de commande (CK).
Commercialisation de GDDR5X
Micron Technology a commencé à échantillonner des puces GDDR5X en mars 2016, et a commencé la production en masse en mai 2016.
Nvidia a officiellement annoncé la première carte graphique utilisant la GDDR5X, la GeForce GTX 1080 basée sur Pascal , le 6 mai 2016. Plus tard, la deuxième carte graphique utilisant la GDDR5X, la Nvidia Titan X (Pascal), le 21 juillet 2016, la GeForce GTX 1080 Ti le 28 février 2017, et la Nvidia Titan Xp le 6 avril 2017.