Procédé planaire

Le procédé planaire est un procédé de fabrication utilisé dans l' industrie des semi-conducteurs pour construire les composants individuels d'un transistor et, à leur tour, connecter ces transistors entre eux. Il s'agit du procédé principal par lequel les puces de circuits intégrés en silicium sont construites et c'est la méthode la plus couramment utilisée pour produire des jonctions lors de la fabrication de dispositifs semi-conducteurs . Le procédé utilise les méthodes de passivation de surface et d'oxydation thermique .

Le processus planaire a été développé chez Fairchild Semiconductor en 1959 et s'est avéré être l'une des avancées les plus importantes dans la technologie des semi-conducteurs.

Le concept clé est de visualiser un circuit dans sa projection bidimensionnelle (un plan), ce qui permet d'utiliser des concepts de traitement photographique tels que les négatifs de films pour masquer la projection de produits chimiques exposés à la lumière. Cela permet d'utiliser une série d'expositions sur un substrat ( silicium ) pour créer de l'oxyde de silicium (isolants) ou des régions dopées (conducteurs). Avec l'utilisation de la métallisation et les concepts d' isolation de jonction p-n et de passivation de surface , il est possible de créer des circuits sur une seule tranche de cristal de silicium (une plaquette) à partir d'une boule de silicium monocristallin.

Le procédé comprend les procédures de base d'oxydation du dioxyde de silicium (SiO2 ₎ , de gravure du SiO2 _et de diffusion de chaleur. Les étapes finales consistent à oxyder l'ensemble de la plaquette avec une couche de SiO2 _, à graver les vias de contact des transistors et à déposer une couche métallique de recouvrement sur l' oxyde , connectant ainsi les transistors sans les connecter manuellement.

En 1955, aux laboratoires Bell , Carl Frosch et Lincoln Derick ont ​​accidentellement fait croître une couche de dioxyde de silicium sur une plaquette de silicium, pour laquelle ils ont observé des propriétés de passivation de surface . En 1957, Frosch et Derick ont ​​pu fabriquer les premiers transistors à effet de champ au dioxyde de silicium, les premiers transistors dans lesquels le drain et la source étaient adjacents à la surface, montrant que la passivation de surface au dioxyde de silicium protégeait et isolait les plaquettes de silicium.

Aux Bell Labs, l'importance de la technique de Frosch fut immédiatement reconnue. Les résultats de leurs travaux circulèrent dans les Bell Labs sous forme de notes de service BTL avant d'être publiés en 1957. Chez Shockley Semiconductor , Shockley avait fait circuler la prépublication de leur article en décembre 1956 à tous ses cadres supérieurs, y compris Jean Hoerni . Plus tard, Hoerni assista à une réunion où Atalla présenta un article sur la passivation basé sur les résultats précédents aux Bell Labs. Profitant de l'effet passivant du dioxyde de silicium sur la surface du silicium, Hoerni proposa de fabriquer des transistors protégés par une couche de dioxyde de silicium.

Jean Hoerni, alors qu'il travaillait chez Fairchild Semiconductor , avait breveté le premier procédé planaire en 1959. KE Daburlos et HJ Patterson des Bell Laboratories ont continué les travaux de C. Frosch et L. Derick et ont développé un procédé similaire à celui de Hoerni à peu près à la même époque. Avec l'utilisation de la métallisation (pour joindre les circuits intégrés) et le concept d' isolation de jonction p-n (de Kurt Lehovec ), les chercheurs de Fairchild ont pu créer des circuits sur une seule tranche de cristal de silicium (une plaquette) à partir d'une boule de silicium monocristallin .

En 1959, Robert Noyce s'est appuyé sur les travaux de Hoerni pour concevoir un circuit intégré (CI), qui ajoutait une couche de métal au sommet de la structure de base de Hoerni pour connecter différents composants, tels que des transistors, des condensateurs ou des résistances , situés sur le même morceau de silicium. Le processus planaire offrait un moyen puissant de mettre en œuvre un circuit intégré qui était supérieur aux conceptions antérieures du circuit intégré. L'invention de Noyce était la première puce CI monolithique.

Les premières versions du procédé planaire utilisaient un procédé de photolithographie utilisant une lumière proche de l'ultraviolet provenant d'une lampe à vapeur de mercure. Depuis 2011, les petits éléments sont généralement réalisés avec une lithographie UV « profonde » de 193 nm. Depuis 2022, la plateforme ASML NXE utilise une lumière ultraviolette extrême (EUV) de 13,5 nm, générée par une source de plasma à base d'étain, dans le cadre du procédé de lithographie ultraviolette extrême .