
En électronique , une cellule multiniveau ( MLC ) est une cellule mémoire capable de stocker plusieurs bits d'information, contrairement à une cellule mononiveau ( SLC ) qui ne peut stocker qu'un seul bit. Une cellule mémoire est généralement constituée d'un seul MOSFET ( transistor à effet de champ métal-oxyde-semiconducteur ) à grille flottante ; les cellules multiniveaux permettent ainsi de réduire le nombre de MOSFET nécessaires pour stocker la même quantité de données que les cellules mononiveaux.
Les cellules à trois niveaux ( TLC ) et les cellules à quatre niveaux ( QLC ) sont des variantes de la mémoire MLC, pouvant stocker respectivement trois et quatre bits par cellule. Le terme « cellule multiniveau » est parfois utilisé pour désigner spécifiquement la « cellule à deux niveaux ». De manière générale, les mémoires sont nommées comme suit :
- Cellule à un seul niveau ou SLC (1 bit par cellule)
- Cellule multiniveau ou MLC (2 bits par cellule), également appelée cellule à double niveau ou DLC
- Cellule à trois niveaux ou TLC (3 bits par cellule) ou MLC 3 bits
- Cellule à quatre niveaux ou QLC (4 bits par cellule)
- Cellule penta-niveau ou PLC (5 bits par cellule) – actuellement en développement
Notez que cette nomenclature peut être trompeuse, puisqu'une « cellule à n niveaux » utilise en fait 2 n niveaux de charge pour stocker n bits (voir ci-dessous).
En règle générale, plus le nombre de « niveaux » augmente, plus les performances (vitesse et fiabilité) et le coût pour le consommateur diminuent ; cependant, cette corrélation peut varier d'un fabricant à l'autre.
Parmi les exemples de mémoires MLC, on trouve la mémoire flash NAND MLC et la mémoire à changement de phase (PCM ) MLC . Par exemple, dans la technologie flash NAND SLC, chaque cellule peut exister dans l'un des deux états possibles, stockant ainsi un bit d'information. La plupart des mémoires flash NAND MLC possèdent quatre états possibles par cellule, ce qui leur permet de stocker deux bits d'information par cellule. Cela réduit la marge entre les états et augmente le risque d'erreurs. Les cellules multiniveaux conçues pour de faibles taux d'erreur sont parfois appelées MLC d'entreprise ( eMLC ).
Les nouvelles technologies, telles que les cellules multiniveaux et la mémoire flash 3D, ainsi que l'augmentation des volumes de production continueront de faire baisser les prix.
La mémoire flash stocke les données dans des cellules individuelles, composées de transistors MOSFET à grille flottante . Traditionnellement, chaque cellule possède deux états possibles (chacun associé à un niveau de tension), chaque état représentant soit un 1, soit un 0. Ainsi, un bit de données est stocké dans chaque cellule, dans ce que l'on appelle la mémoire flash à un seul niveau (SLC). La mémoire SLC présente l'avantage d'offrir des vitesses d'écriture plus élevées, une consommation d'énergie plus faible et une durée de vie des cellules supérieure. Cependant, comme elle stocke moins de données par cellule que la mémoire MLC, son coût de fabrication par mégaoctet est plus élevé. Grâce à ses vitesses de transfert supérieures et à sa durée de vie supposée plus longue, la technologie flash SLC est utilisée dans les cartes mémoire hautes performances . Une étude publiée en février 2016 a montré que, dans la pratique, la fiabilité des mémoires SLC et MLC est très similaire.Une mémoire flash à cellule à un seul niveau (SLC) peut avoir une durée de vie d'environ 50 000 à 100 000 cycles de programmation/effacement.
Une cellule à un seul niveau représente un 1 lorsqu'elle est presque vide et un 0 lorsqu'elle est presque pleine. Il existe une zone d'incertitude (une marge de lecture) entre les deux états possibles, dans laquelle les données stockées dans la cellule ne peuvent pas être lues avec précision.
Cellule à plusieurs niveaux
Le principal avantage de la mémoire flash MLC réside dans son coût unitaire de stockage inférieur grâce à sa densité de données plus élevée. De plus, les logiciels de lecture de mémoire peuvent compenser un taux d'erreur binaire plus important . Ce taux d'erreur plus élevé nécessite un code correcteur d'erreurs (ECC) capable de corriger plusieurs erreurs binaires. Par exemple, le contrôleur flash SandForce SF-2500 peut corriger jusqu'à 55 bits par secteur de 512 octets avec un taux d'erreur de lecture irrécupérable inférieur à un secteur pour 10<sup> 17 </sup> bits lus . L'algorithme le plus couramment utilisé est le code Bose-Chaudhuri-Hocquenghem ( BCH ) . Parmi les autres inconvénients de la mémoire NAND MLC, on peut citer des vitesses d'écriture plus faibles, un nombre de cycles de programmation/effacement inférieur et une consommation d'énergie plus élevée que pour la mémoire flash SLC.
Les vitesses de lecture peuvent également être inférieures pour la mémoire NAND MLC par rapport à la mémoire SLC, car il est nécessaire de lire les mêmes données à une seconde tension de seuil afin de faciliter la correction des erreurs. Les dispositifs TLC et QLC peuvent nécessiter jusqu'à 4 et 8 lectures des mêmes données respectivement pour obtenir des valeurs corrigibles par ECC.
La mémoire flash MLC a une durée de vie d'environ 1 000 à 10 000 cycles de programmation/effacement. Cela nécessite généralement l'utilisation d'un système de fichiers flash , conçu pour pallier les limitations de la mémoire flash, notamment grâce à l'égalisation de l'usure qui permet d'allonger la durée de vie utile du dispositif.
Le microprocesseur Intel 8087 utilisait une technologie à deux bits par cellule pour sa ROM [ fut, en 1980, l'un des premiers dispositifs commercialisés à utiliser des cellules ROM multiniveaux . Intel a ensuite présenté une mémoire flash NOR à cellules multiniveaux (MLC) 2 bits en 1997 NEC a présenté des cellules à quatre niveaux en 1996, avec une puce de mémoire flash de 64 Mbit stockant 2 bits par cellule. En 1997, NEC a présenté une puce de mémoire vive dynamique (DRAM) à cellules à quatre niveaux, d'une capacité de 4 Gbit. STMicroelectronics a également présenté des cellules à quatre niveaux en 2000, avec une puce de mémoire flash NOR de 64 Mbit
Le terme MLC désigne des cellules stockant 2 bits chacune, utilisant 4 niveaux de charge. Une cellule MLC 2 bits possède un niveau de charge unique, associé à chaque combinaison possible de 0 et de 1 : à environ 25 % de sa capacité, la cellule représente la valeur binaire 11 ; à environ 50 %, elle représente 01 ; à environ 75 %, elle représente 00 ; et à environ 100 %, elle représente 10. Il existe donc une marge d’incertitude (marge de lecture) entre les valeurs, durant laquelle la lecture des données stockées dans la cellule est imprécise.
disques SSD utilisent une partie d'une puce NAND MLC comme s'il s'agissait d'une puce NAND SLC à un seul bit, ce qui permet d'obtenir des vitesses d'écriture plus élevées.
Une cellule à trois niveaux ( TLC ) est un type de mémoire flash NAND qui stocke 3 bits d'information par cellule. Toshiba a introduit la mémoire avec des cellules à trois niveaux en 2009. Avec la technologie disponible en 2021, une durée de vie maximale de 3 000 cycles de programmation/effacement était réalisable. Samsung a annoncé un type de mémoire flash NAND stockant 3 bits d'information par cellule, avec 8 états de tension (valeurs ou niveaux) au total, et a introduit le terme « cellule à triple niveau » (TLC). Samsung Electronics a commencé sa production en série en 2010 , et cette technologie a été initialement intégrée aux SSD de la série 840 de Samsung . Samsung la désigne sous le nom de MLC 3 bits. Les inconvénients de la MLC sont amplifiés avec la TLC, mais cette dernière offre une densité de stockage encore plus élevée et un coût inférieur En 2013, Samsung a introduit la V-NAND (Vertical NAND, également connue sous le nom de 3D NAND) avec des cellules à trois niveaux, qui avait une capacité de mémoire de 128 Gbit . Ils ont étendu leur technologie V-NAND TLC à une mémoire de 256 Gbit en 2015, et de 512 Gbit en 2017. La mémoire stockant 4 bits par cellule est communément appelée cellule à quatre niveaux ( QLC ), suivant la convention établie par la TLC. Avant son invention, le terme « QLC » était synonyme de MLC pour désigner les cellules pouvant avoir 4 états de tension, c'est-à-dire celles stockant 2 bits par cellule – ce que l'on appelle aujourd'hui sans ambiguïté DLC.SanDisk ont introduit des puces de mémoire flash NAND avec des cellules à quatre niveaux, stockant 4 bits par cellule et ayant une capacité de 64 SK Hynix . En 2017, Toshiba a introduit des puces mémoire V-NAND à cellules à quatre niveaux (QLC), offrant une capacité de stockage allant jusqu'à 768 ADATA , Intel , Micron et Samsung ont lancé des SSD utilisant la mémoire NAND QLC. En 2020, Samsung a lancé un SSD QLC offrant une capacité de stockage allant jusqu'à 8 To. Il s'agit du SSD SATA proposant la plus grande capacité de stockage aux consommateurs en 2020. Enterprise QLC (eQLC) est une variante plus coûteuse de QLC optimisée pour un usage commercial.
Cellule à cinq niveaux
La mémoire stockant 5 bits par cellule est appelée cellule à cinq niveaux (QLC). L'automate programmable est basé sur la mémoire NAND 3D .
Revenez a l index pour explorer davantage de pages sur l histoire, la science, la culture, la geographie et la societe en francais.Plus d articles de Worldlex Wiki