Worldlex Wiki 
L'accélération TLS (anciennement connue sous le nom d' accélération SSL ) est une méthode de déchargement du cryptage à clé publique gourmand en ressources processeur pour Transport Layer Security (TLS) et son prédécesseur Secure Sockets Layer (SSL) vers un accélérateur matériel.
En général, cela signifie disposer d'une carte séparée qui se branche sur un emplacement PCI d'un ordinateur contenant un ou plusieurs coprocesseurs capables de gérer une grande partie du traitement SSL.
Les accélérateurs TLS peuvent utiliser des processeurs standard , mais la plupart utilisent des puces ASIC et RISC personnalisées pour effectuer la majeure partie du travail de calcul difficile.
Principe de fonctionnement de l'accélération TLS
La partie la plus coûteuse en termes de calcul d'une session TLS est la négociation TLS, où le serveur TLS (généralement un serveur Web) et le client TLS (généralement un navigateur Web) s'accordent sur un certain nombre de paramètres qui établissent la sécurité de la connexion. Au cours de la négociation TLS, le serveur et le client établissent des clés de session (clés symétriques, utilisées pour la durée d'une session donnée), mais le chiffrement et la signature des messages de négociation TLS eux-mêmes sont effectués à l'aide de clés asymétriques, ce qui nécessite plus de puissance de calcul que la cryptographie symétrique utilisée pour le chiffrement/déchiffrement des données de session.
En règle générale, un accélérateur TLS matériel décharge le traitement de la négociation TLS tout en laissant au logiciel serveur le soin de traiter la cryptographie symétrique moins intense de l' échange de données TLS réel , mais certains accélérateurs gèrent toutes les opérations TLS et mettent fin à la connexion TLS, laissant ainsi le serveur voir uniquement les connexions déchiffrées. Parfois, les centres de données utilisent des serveurs dédiés pour l'accélération TLS dans une configuration de proxy inverse .
Prise en charge du processeur central
Les processeurs x86 modernes prennent en charge le codage et le décodage AES ( Advanced Encryption Standard ) au niveau matériel, en utilisant le jeu d'instructions AES proposé par Intel en mars 2008.
Allwinner Technology fournit un accélérateur cryptographique matériel dans ses séries de systèmes sur puce ARM A10, A20, A30 et A80 , et tous les processeurs ARM disposent d'une accélération dans l'architecture ARMv8 ultérieure. L'accélérateur fournit l' algorithme à clé publique RSA , plusieurs algorithmes à clé symétrique largement utilisés , des fonctions de hachage cryptographique et un générateur de nombres pseudo-aléatoires cryptographiquement sécurisé .