CMOS

La technologie CMOS ( prononcée « sea - moss » en anglais ) est un type de procédé de fabrication de transistor à effet de champ métal-oxyde-semiconducteur ( MOSFET) qui utilise des paires complémentaires et symétriques de MOSFET de type p et de type n pour les fonctions logiques. La technologie CMOS est utilisée pour la construction de puces de circuits intégrés ( CI ) , notamment de microprocesseurs , de microcontrôleurs , de puces mémoire (y compris les BIOS CMOS ) et d'autres circuits logiques numériques . La technologie CMOS est également utilisée pour les circuits analogiques tels que les capteurs d'image ( capteurs CMOS ), les convertisseurs de données , les circuits RF ( RF CMOS ) et les émetteurs-récepteurs hautement intégrés pour de nombreux types de communication.

En 1948, Bardeen et Brattain ont breveté un transistor à grille isolée (IGFET) avec une couche d'inversion. Le concept de Bardeen constitue la base de la technologie CMOS actuelle. Le processus CMOS a été présenté par Frank Wanlass et Chih-Tang Sah de Fairchild Semiconductor lors de la conférence internationale sur les circuits à semi-conducteurs en 1963. Wanlass a ensuite déposé le brevet américain 3 356 858 pour les circuits CMOS et il a été accordé en 1967. RCA a commercialisé la technologie sous la marque « COS-MOS » à la fin des années 1960, forçant les autres fabricants à trouver un autre nom, ce qui a conduit à ce que « CMOS » devienne le nom standard de la technologie au début des années 1970. Le CMOS a dépassé la logique NMOS en tant que processus de fabrication de MOSFET dominant pour les puces d'intégration à très grande échelle (VLSI) dans les années 1980, remplaçant également la technologie antérieure de logique transistor-transistor (TTL). Depuis lors, le CMOS est resté le procédé de fabrication standard pour les dispositifs semi-conducteurs MOSFET dans les puces VLSI. En 2011 , 99 % des puces de circuits intégrés, y compris la plupart des circuits intégrés numériques , analogiques et à signaux mixtes , étaient fabriquées à l'aide de la technologie CMOS.

Les deux caractéristiques importantes des dispositifs CMOS sont une immunité élevée au bruit et une faible consommation d'énergie statique . Étant donné qu'un transistor de la paire MOSFET est toujours désactivé, la combinaison en série ne consomme une puissance significative que momentanément lors de la commutation entre les états activé et désactivé. Par conséquent, les dispositifs CMOS ne produisent pas autant de chaleur résiduelle que d'autres formes de logique, comme la logique NMOS ou la logique transistor-transistor (TTL), qui ont normalement un certain courant stationnaire même lorsqu'elles ne changent pas d'état. Ces caractéristiques permettent au CMOS d'intégrer une densité élevée de fonctions logiques sur une puce. C'est principalement pour cette raison que le CMOS est devenu la technologie la plus largement utilisée pour être mise en œuvre dans les puces VLSI.

L'expression « métal-oxyde-semiconducteur » fait référence à la structure physique des transistors à effet de champ MOS , qui comportent une électrode de grille métallique placée au-dessus d'un isolant en oxyde, lui-même au-dessus d'un matériau semi-conducteur . L'aluminium était autrefois utilisé, mais le matériau utilisé aujourd'hui est le polysilicium . D'autres grilles métalliques ont fait leur retour avec l'avènement des matériaux diélectriques à haut κ dans le processus CMOS, comme annoncé par IBM et Intel pour le nœud de 45 nanomètres et les tailles plus petites.

Le principe de symétrie complémentaire a été introduit pour la première fois par George Sziklai en 1953, qui a ensuite discuté de plusieurs circuits bipolaires complémentaires. Paul Weimer , également à RCA , a inventé en 1962 les circuits complémentaires à transistors à couches minces (TFT), un proche parent du CMOS. Il a inventé les circuits à bascule et à inverseur complémentaires, mais n'a pas travaillé sur une logique complémentaire plus complexe. Il a été le premier à pouvoir mettre des TFT à canal p et à canal n dans un circuit sur le même substrat. Trois ans plus tôt, John T. Wallmark et Sanford M. Marcus ont publié une variété de fonctions logiques complexes implémentées sous forme de circuits intégrés utilisant des JFET , y compris des circuits de mémoire complémentaires. Frank Wanlass était familier des travaux effectués par Weimer à RCA.

En 1955, Carl Frosch et Lincoln Derick ont ​​accidentellement fait croître une couche de dioxyde de silicium sur la plaquette de silicium, pour laquelle ils ont observé des effets de passivation de surface. En 1957, Frosch et Derrick, en utilisant le masquage et le pré-dépôt, ont pu fabriquer des transistors au dioxyde de silicium et ont montré que le dioxyde de silicium isolait, protégeait les plaquettes de silicium et empêchait les dopants de se diffuser dans la plaquette. _[ JR Ligenza et WG Spitzer ont étudié le mécanisme des oxydes développés thermiquement et ont fabriqué une pile Si/ SiO2 de haute qualité en 1960.

Suite à ces recherches, Mohamed Atalla et Dawon Kahng ont proposé un transistor MOS au silicium en 1959 et ont démontré avec succès un dispositif MOS fonctionnel avec leur équipe des Bell Labs en 1960. Leur équipe comprenait EE LaBate et EI Povilonis qui ont fabriqué le dispositif ; MO Thurston, LA D'Asaro et JR Ligenza qui ont développé les processus de diffusion, et HK Gummel et R. Lindner qui ont caractérisé le dispositif. Il y avait à l'origine deux types de logique MOSFET, PMOS ( MOS de type p ) et NMOS ( MOS de type n ). Les deux types ont été développés par Frosch et Derrick en 1957 aux Bell Labs.

En 1948, Bardeen et Brattain ont breveté l'ancêtre du MOSFET, un FET à grille isolée (IGFET) avec une couche d'inversion. Le brevet de Bardeen et le concept de couche d'inversion constituent la base de la technologie CMOS actuelle. Un nouveau type de logique MOSFET combinant les processus PMOS et NMOS a été développé, appelé MOS complémentaire (CMOS), par Chih-Tang Sah et Frank Wanlass chez Fairchild. En février 1963, ils ont publié l'invention dans un article de recherche . Dans l'article de recherche et le brevet déposé par Wanlass, la fabrication de dispositifs CMOS a été décrite, sur la base de l'oxydation thermique d'un substrat de silicium pour produire une couche de dioxyde de silicium située entre le contact de drain et le contact de source.

Le CMOS a été commercialisé par RCA à la fin des années 1960. RCA a adopté le CMOS pour la conception de circuits intégrés (CI), développant des circuits CMOS pour un ordinateur de l'Air Force en 1965, puis une puce de mémoire SRAM CMOS 288 bits en 1968. RCA a également utilisé le CMOS pour ses circuits intégrés de la série 4000 en 1968, en commençant par un processus de fabrication de semi-conducteurs de 20 μm avant de passer progressivement à un processus de 10 μm au cours des années suivantes.

La technologie CMOS a d'abord été négligée par l' industrie américaine des semi-conducteurs au profit de la technologie NMOS, plus puissante à l'époque. Cependant, la technologie CMOS a été rapidement adoptée et développée par les fabricants japonais de semi-conducteurs en raison de sa faible consommation d'énergie, ce qui a conduit à l'essor de l'industrie japonaise des semi-conducteurs. Toshiba a développé le ^C2MOS (Clocked CMOS), une technologie de circuit avec une consommation d'énergie plus faible et une vitesse de fonctionnement plus rapide que le CMOS ordinaire, en 1969. Toshiba a utilisé sa technologie ^C2MOS pour développer une puce d'intégration à grande échelle (LSI) pour la calculatrice de poche Elsi Mini LED de Sharp , développée en 1971 et commercialisée en 1972. Suwa Seikosha (maintenant Seiko Epson ) a commencé à développer une puce CMOS IC pour une montre à quartz Seiko en 1969, et a commencé la production en série avec le lancement de la montre Seiko Analog Quartz 38SQW en 1971. Le premier produit électronique grand public CMOS produit en série était la montre numérique Hamilton Pulsar "Wrist Computer", commercialisée en 1970. En raison de sa faible consommation d'énergie, la logique CMOS a été largement utilisée pour les calculatrices et les montres depuis les années 1970.

Les premiers microprocesseurs du début des années 1970 étaient des processeurs PMOS, qui dominaient initialement l' industrie des microprocesseurs . À la fin des années 1970, les microprocesseurs NMOS avaient dépassé les processeurs PMOS. Les microprocesseurs CMOS ont été introduits en 1975, avec l' Intersil 6100 , et le RCA CDP 1801. [ Cependant, les processeurs CMOS ne sont devenus dominants que dans les années 1980.

Le CMOS était initialement plus lent que la logique NMOS , ainsi le NMOS était plus largement utilisé pour les ordinateurs dans les années 1970. La puce de mémoire CMOS Intel 5101 (1 kb SRAM ) (1974) avait un temps d'accès de 800 ns , tandis que la puce NMOS la plus rapide de l'époque, la puce de mémoire HMOS Intel 2147 (4 kb SRAM) (1976), avait un temps d'accès de 55/70 ns. En 1978, une équipe de recherche Hitachi dirigée par Toshiaki Masuhara a introduit le processus Hi-CMOS à double puits, avec sa puce de mémoire HM6147 (4 kb SRAM), fabriquée avec un processus de 3 μm . La puce Hitachi HM6147 a pu égaler les performances ( accès 55/70 ns) de la puce Intel 2147 HMOS, tandis que la HM6147 consommait également beaucoup moins d'énergie (15 mA ) que la 2147 (110 mA). Avec des performances comparables et une consommation d'énergie bien inférieure, le processus CMOS à double puits a finalement dépassé le NMOS comme le processus de fabrication de semi-conducteurs le plus courant pour les ordinateurs dans les années 1980.

Dans les années 1980, les microprocesseurs CMOS ont dépassé les microprocesseurs NMOS. Galileo de la NASA , envoyé en orbite autour de Jupiter en 1989, utilisait le microprocesseur CMOS RCA 1802 en raison de sa faible consommation d'énergie.

Intel a introduit un procédé de 1,5 μm pour la fabrication de dispositifs semi-conducteurs CMOS en 1983. Au milieu des années 1980, Bijan Davari d' IBM a développé une technologie CMOS haute performance, basse tension et submicronique profonde , qui a permis le développement d'ordinateurs plus rapides ainsi que d'ordinateurs portables et d'électronique de poche alimentée par batterie . En 1988, Davari a dirigé une équipe IBM qui a démontré un procédé CMOS haute performance de 250 nanomètres .

Fujitsu a commercialisé un procédé CMOS 700 nm en 1987, puis Hitachi, Mitsubishi Electric , NEC et Toshiba ont commercialisé le CMOS 500 nm en 1989. En 1993, Sony a commercialisé un procédé CMOS 350 nm , tandis qu'Hitachi et NEC ont commercialisé le CMOS 250 nm . Hitachi a introduit un procédé CMOS 160 nm en 1995, puis Mitsubishi a introduit le CMOS 150 nm en 1996, puis Samsung Electronics a introduit le 140 nm en 1999.

En 2000, Gurtej Singh Sandhu et Trung T. Doan de Micron Technology ont inventé le dépôt de couches atomiques de films diélectriques High-κ , ce qui a conduit au développement d'un procédé CMOS 90 nm rentable . Toshiba et Sony ont développé un procédé CMOS 65 nm en 2002, puis TSMC a lancé le développement de la logique CMOS 45 nm en 2004. Le développement du double motif de pas par Gurtej Singh Sandhu de Micron Technology a conduit au développement du CMOS de classe 30 nm dans les années 2000.

Le CMOS est utilisé dans la plupart des dispositifs LSI et VLSI modernes . En 2010, les processeurs présentant les meilleures performances par watt chaque année étaient des processeurs logiques statiques CMOS depuis 1976. En 2019, la technologie CMOS planaire est toujours la forme la plus courante de fabrication de dispositifs semi-conducteurs, mais elle est progressivement remplacée par la technologie FinFET non planaire , capable de fabriquer des nœuds semi-conducteurs inférieurs à 20 nm .

Le terme « CMOS » désigne à la fois un style particulier de conception de circuits numériques et la famille de processus utilisés pour mettre en œuvre ces circuits sur des circuits intégrés (puces). Les circuits CMOS dissipent moins d'énergie que les familles logiques à charges résistives. Cet avantage s'étant accru et étant devenu plus important, les processus et variantes CMOS sont devenus dominants, de sorte que la grande majorité de la fabrication de circuits intégrés modernes repose sur des processus CMOS. La logique CMOS consomme environ un septième de la puissance de la logique NMOS , et environ 10 millions de fois moins d'énergie que la logique transistor-transistor bipolaire (TTL).

Les circuits CMOS utilisent une combinaison de transistors à effet de champ métal-oxyde-semiconducteur (MOSFET) de type p et de type n pour mettre en œuvre des portes logiques et d'autres circuits numériques. Bien que la logique CMOS puisse être mise en œuvre avec des dispositifs discrets pour les démonstrations, les produits CMOS commerciaux sont des circuits intégrés composés de plusieurs milliards de transistors des deux types, sur une pièce rectangulaire de silicium souvent comprise entre 10 et 400 mm ² .

Le CMOS utilise toujours tous les MOSFET en mode d'amélioration (en d'autres termes, une tension grille-source nulle désactive le transistor).

Les circuits CMOS sont construits de telle manière que tous les transistors métal-oxyde-semiconducteur de type P (PMOS) doivent avoir une entrée provenant soit de la source de tension, soit d'un autre transistor PMOS. De même, tous les transistors NMOS doivent avoir une entrée provenant de la masse ou d'un autre transistor NMOS. La composition d'un transistor PMOS crée une faible résistance entre ses contacts de source et de drain lorsqu'une faible tension de grille est appliquée et une résistance élevée lorsqu'une tension de grille élevée est appliquée. D'autre part, la composition d'un transistor NMOS crée une résistance élevée entre la source et le drain lorsqu'une faible tension de grille est appliquée et une faible résistance lorsqu'une tension de grille élevée est appliquée. Le CMOS réalise la réduction du courant en complétant chaque nMOSFET par un pMOSFET et en connectant les deux grilles et les deux drains ensemble. Une tension élevée sur les grilles entraînera la conduction du nMOSFET et la non-conduction du pMOSFET, tandis qu'une faible tension sur les grilles provoquera l'inverse. Cette disposition réduit considérablement la consommation d'énergie et la génération de chaleur. Cependant, pendant la période de commutation, les MOSFET pMOS et nMOS conduisent brièvement lorsque la tension de grille passe d'un état à un autre. Cela induit une brève augmentation de la consommation d'énergie et devient un problème sérieux à hautes fréquences.

L'image ci-contre montre ce qui se passe lorsqu'une entrée est connectée à la fois à un transistor PMOS (haut du schéma) et à un transistor NMOS (bas du schéma). Vdd est une tension positive connectée à une alimentation et Vss est la masse. A est l'entrée et Q est la sortie.

Lorsque la tension de A est faible (c'est-à-dire proche de Vss), le canal du transistor NMOS est dans un état de haute résistance, déconnectant Vss de Q. Le canal du transistor PMOS est dans un état de faible résistance, reliant Vdd à Q. Q enregistre donc Vdd.

En revanche, lorsque la tension de A est élevée (c'est-à-dire proche de Vdd), le transistor PMOS est dans un état de haute résistance, déconnectant Vdd de Q. Le transistor NMOS est dans un état de faible résistance, reliant Vss à Q. Maintenant, Q enregistre Vss.

En bref, les sorties des transistors PMOS et NMOS sont complémentaires de telle sorte que lorsque l'entrée est basse, la sortie est haute et lorsque l'entrée est haute, la sortie est basse. Quelle que soit l'entrée, la sortie n'est jamais laissée flottante (la charge n'est jamais stockée en raison de la capacité du fil et de l'absence de drain/masse électrique). En raison de ce comportement de l'entrée et de la sortie, la sortie du circuit CMOS est l'inverse de l'entrée.

Les résistances des transistors ne sont jamais exactement égales à zéro ou à l'infini, donc Q ne sera jamais exactement égal à Vss ou Vdd, mais Q sera toujours plus proche de Vss que A ne l'était de Vdd (ou vice versa si A était proche de Vss). Sans cette amplification, il y aurait une limite très basse au nombre de portes logiques qui pourraient être enchaînées en série, et une logique CMOS avec des milliards de transistors serait impossible.

Les broches d'alimentation pour CMOS sont appelées V _DD et V _SS , ou V _CC et Ground (GND) selon le fabricant. V _DD et V _SS sont des reprises de circuits MOS conventionnels et représentent les alimentations de drain et de source . Ces dernières ne s'appliquent pas directement au CMOS, puisque les deux alimentations sont en réalité des alimentations de source. V _CC et Ground sont des reprises de la logique TTL et cette nomenclature a été conservée avec l'introduction de la gamme 54C/74C de CMOS.

Une caractéristique importante d'un circuit CMOS est la dualité qui existe entre ses transistors PMOS et NMOS. Un circuit CMOS est créé pour permettre qu'un chemin existe toujours de la sortie vers la source d'alimentation ou la masse. Pour ce faire, l'ensemble de tous les chemins vers la source de tension doit être le complément de l'ensemble de tous les chemins vers la masse. Cela peut être facilement accompli en définissant l'un en termes du NON de l'autre. En raison de la logique basée sur les lois de De Morgan , les transistors PMOS en parallèle ont des transistors NMOS correspondants en série tandis que les transistors PMOS en série ont des transistors NMOS correspondants en parallèle.

Les fonctions logiques plus complexes telles que celles impliquant des portes ET et OU nécessitent de manipuler les chemins entre les portes pour représenter la logique. Lorsqu'un chemin se compose de deux transistors en série, les deux transistors doivent avoir une faible résistance à la tension d'alimentation correspondante, modélisant un ET. Lorsqu'un chemin se compose de deux transistors en parallèle, l'un ou les deux transistors doivent avoir une faible résistance pour connecter la tension d'alimentation à la sortie, modélisant un OU.

Le schéma de circuit d'une porte NAND en logique CMOS est illustré à droite . Si les deux entrées A et B sont hautes, alors les deux transistors NMOS (moitié inférieure du schéma) seront conducteurs, aucun des transistors PMOS (moitié supérieure) ne sera conducteur et un chemin conducteur sera établi entre la sortie et V _ss (masse), amenant la sortie à un niveau bas. Si les deux entrées A et B sont basses, alors aucun des transistors NMOS ne sera conducteur, tandis que les deux transistors PMOS seront conducteurs, établissant un chemin conducteur entre la sortie et V _dd (source de tension), amenant la sortie à un niveau haut. Si l'une des entrées A ou B est basse, l'un des transistors NMOS ne sera pas conducteur, l'un des transistors PMOS le sera, et un chemin conducteur sera établi entre la sortie et V _dd (source de tension), amenant la sortie à un niveau haut. Comme la seule configuration des deux entrées qui entraîne une sortie basse est lorsque les deux sont hautes, ce circuit implémente une porte logique NAND (NOT AND).

L'avantage du CMOS par rapport à la logique NMOS est que les transitions de sortie de bas en haut et de haut en bas sont rapides, car les transistors de rappel (PMOS) ont une faible résistance lorsqu'ils sont activés, contrairement aux résistances de charge de la logique NMOS. De plus, le signal de sortie fait osciller la tension totale entre les rails bas et haut. Cette réponse forte et plus symétrique rend également le CMOS plus résistant au bruit.

Voir Effort logique pour une méthode de calcul du retard dans un circuit CMOS.

Cet exemple montre un dispositif logique NAND dessiné sous forme de représentation physique tel qu'il serait fabriqué. La perspective de la disposition physique est une « vue à vol d'oiseau » d'une pile de couches. Le circuit est construit sur un substrat de type P. Le polysilicium , la diffusion et le puits N sont appelés « couches de base » et sont en fait insérés dans des tranchées du substrat de type P. (Voir les étapes 1 à 6 dans le diagramme de processus ci-dessous à droite) Les contacts pénètrent dans une couche isolante entre les couches de base et la première couche de métal (métal1) établissant une connexion.

Les entrées du NAND (illustrées en vert) sont en polysilicium. Les transistors (dispositifs) sont formés par l'intersection du polysilicium et de la diffusion ; diffusion N pour le dispositif N et diffusion P pour le dispositif P (illustrés respectivement en saumon et en jaune). La sortie (« out ») est connectée ensemble en métal (illustrée en cyan). Les connexions entre le métal et le polysilicium ou la diffusion sont réalisées par des contacts (illustrés par des carrés noirs). L' exemple de disposition physique correspond au circuit logique NAND donné dans l'exemple précédent.

Le dispositif N est fabriqué sur un substrat de type P tandis que le dispositif P est fabriqué dans un puits de type N (puits n). Un « robinet » de substrat de type P est connecté à V _SS et un robinet de puits n de type N est connecté à V _DD pour éviter le verrouillage .

La logique CMOS dissipe moins d'énergie que les circuits logiques NMOS car le CMOS ne dissipe de l'énergie que lors de la commutation (« puissance dynamique »). Sur un ASIC typique dans un processus moderne de 90 nanomètres , la commutation de la sortie peut prendre 120 picosecondes et se produit une fois toutes les dix nanosecondes. La logique NMOS dissipe de l'énergie chaque fois que le transistor est activé, car il existe un chemin de courant de V _dd à V _ss à travers la résistance de charge et le réseau de type n.

Les portes CMOS statiques sont très économes en énergie car elles dissipent presque zéro énergie lorsqu'elles sont inactives. Auparavant, la consommation d'énergie des dispositifs CMOS n'était pas la préoccupation majeure lors de la conception des puces. Des facteurs tels que la vitesse et la surface dominaient les paramètres de conception. À mesure que la technologie CMOS est passée en dessous des niveaux submicroniques, la consommation d'énergie par unité de surface de la puce a considérablement augmenté.

En gros, la dissipation de puissance dans les circuits CMOS se produit en raison de deux composants, statique et dynamique :

Les transistors NMOS et PMOS ont tous deux une tension de seuil grille-source (V _th ), en dessous de laquelle le courant (appelé courant sous-seuil ) à travers le dispositif chute de manière exponentielle. Historiquement, les circuits CMOS fonctionnaient à des tensions d'alimentation bien supérieures à leurs tensions de seuil (V _dd pouvait être de 5 V, et V _th pour les deux NMOS et PMOS pouvait être de 700 mV). Un type spécial de transistor utilisé dans certains circuits CMOS est le transistor natif , avec une tension de seuil proche de zéro .

_Le SiO2 est un bon isolant, mais à des niveaux d'épaisseur très faibles, les électrons peuvent traverser l'isolant très fin par effet tunnel ; la probabilité diminue de manière exponentielle avec l'épaisseur de l'oxyde. Le courant tunnel devient très important pour les transistors de technologie inférieure à 130 nm avec des oxydes de grille de 20 Å ou moins.

De faibles courants de fuite inverses se forment en raison de la formation d'une polarisation inverse entre les régions de diffusion et les puits (par exemple, diffusion de type p par rapport à puits n), les puits et le substrat (par exemple, puits n par rapport à substrat p). Dans les procédés modernes, les fuites de diodes sont très faibles par rapport aux courants de sous-seuil et de tunnellisation, de sorte qu'elles peuvent être négligées lors des calculs de puissance.

Si les ratios ne correspondent pas, il peut y avoir des courants différents entre les PMOS et les NMOS, ce qui peut entraîner un déséquilibre et donc un courant inapproprié qui fait chauffer le CMOS et dissipe inutilement de la puissance. De plus, des études récentes ont montré que la puissance de fuite diminue en raison des effets du vieillissement, ce qui permet aux appareils de devenir plus lents.

Pour accélérer les conceptions, les fabricants ont opté pour des constructions ayant des seuils de tension plus bas, mais à cause de cela, un transistor NMOS moderne avec un V _th de 200 mV a un courant de fuite sous le seuil important . Les conceptions (par exemple les processeurs de bureau) qui incluent un grand nombre de circuits qui ne commutent pas activement consomment toujours de l'énergie à cause de ce courant de fuite. La puissance de fuite représente une part importante de la puissance totale consommée par ces conceptions. Le CMOS multiseuil (MTCMOS), désormais disponible auprès des fonderies, est une approche pour gérer la puissance de fuite. Avec le MTCMOS, des transistors à V _th élevé sont utilisés lorsque la vitesse de commutation n'est pas critique, tandis que des transistors à V _th faible sont utilisés dans les chemins sensibles à la vitesse. D'autres avancées technologiques qui utilisent des diélectriques de grille encore plus minces ont un composant de fuite supplémentaire en raison du courant tunnel à travers le diélectrique de grille extrêmement mince. L'utilisation de diélectriques à κ élevé au lieu du dioxyde de silicium qui est le diélectrique de grille conventionnel permet des performances de dispositif similaires, mais avec un isolant de grille plus épais, évitant ainsi ce courant. La réduction de la puissance de fuite à l'aide de nouveaux matériaux et de nouvelles conceptions de systèmes est essentielle pour maintenir la mise à l'échelle du CMOS.

Les circuits CMOS dissipent la puissance en chargeant les différentes capacités de charge (principalement la capacité de grille et de fil, mais aussi la capacité de drain et certaines capacités de source) à chaque commutation. Dans un cycle complet de logique CMOS, le courant circule de V _DD vers la capacité de charge pour la charger, puis circule de la capacité de charge chargée (C _L ) vers la terre pendant la décharge. Par conséquent, dans un cycle complet de charge/décharge, un total de Q=C _L V _DD est ainsi transféré de V _DD à la terre. Multipliez par la fréquence de commutation sur les capacités de charge pour obtenir le courant utilisé, et multipliez à nouveau par la tension moyenne pour obtenir la puissance de commutation caractéristique dissipée par un dispositif CMOS : .

Comme la plupart des portes ne fonctionnent pas/ne commutent pas à chaque cycle d'horloge , elles sont souvent accompagnées d'un facteur , appelé facteur d'activité. Maintenant, la dissipation de puissance dynamique peut être réécrite comme .

Une horloge dans un système a un facteur d'activité α=1, car elle monte et descend à chaque cycle. La plupart des données ont un facteur d'activité de 0,1. Si la capacité de charge correcte est estimée sur un nœud avec son facteur d'activité, la dissipation de puissance dynamique au niveau de ce nœud peut être calculée efficacement.

Étant donné que le temps de montée/descente est limité pour les deux transistors, lors de la transition, par exemple, de l'état désactivé à l'état activé, les deux transistors seront activés pendant une courte période de temps au cours de laquelle le courant trouvera un chemin direct de VDD _à la masse, créant ainsi un courant de court-circuit , parfois appelé courant de court -circuit . La dissipation de puissance en court-circuit augmente avec le temps de montée et de descente des transistors.

Cette forme de consommation d'énergie est devenue importante dans les années 1990, lorsque les fils sur puce sont devenus plus étroits et les fils longs plus résistifs. Les portes CMOS à l'extrémité de ces fils résistifs voient des transitions d'entrée lentes. Une conception soignée qui évite les fils longs et fins faiblement entraînés réduit cet effet, mais la puissance de la barre de fer peut constituer une part substantielle de la puissance CMOS dynamique.

Les transistors parasites inhérents à la structure CMOS peuvent être activés par des signaux d'entrée en dehors de la plage de fonctionnement normale, par exemple des décharges électrostatiques ou des réflexions de ligne . Le blocage qui en résulte peut endommager ou détruire le dispositif CMOS. Des diodes de blocage sont incluses dans les circuits CMOS pour gérer ces signaux. Les fiches techniques des fabricants précisent le courant maximal autorisé qui peut circuler à travers les diodes.

Outre les applications numériques, la technologie CMOS est également utilisée dans les applications analogiques . Par exemple, des circuits intégrés d'amplificateur opérationnel CMOS sont disponibles sur le marché. Les portes de transmission peuvent être utilisées comme multiplexeurs analogiques au lieu de relais de signaux . La technologie CMOS est également largement utilisée pour les circuits RF jusqu'aux fréquences micro-ondes, dans les applications à signaux mixtes (analogiques + numériques).

RF CMOS fait référence aux circuits RF ( circuits radiofréquence ) qui sont basés sur la technologie des circuits intégrés CMOS à signaux mixtes . Ils sont largement utilisés dans la technologie des télécommunications sans fil . RF CMOS a été développé par Asad Abidi alors qu'il travaillait à l'UCLA à la fin des années 1980. Cela a changé la façon dont les circuits RF étaient conçus, conduisant au remplacement des transistors bipolaires discrets par des circuits intégrés CMOS dans les émetteurs-récepteurs radio . d'utilisateur final sophistiqués, peu coûteux et portables , et a donné naissance à de petites unités peu coûteuses, peu gourmandes en énergie et portables pour une large gamme de systèmes de communication sans fil. Cela a permis une communication « à tout moment, n'importe où » et a contribué à provoquer la révolution sans fil , conduisant à la croissance rapide de l'industrie sans fil.

Les processeurs de bande de base et les émetteurs-récepteurs radio de tous les appareils de réseau sans fil modernes et des téléphones mobiles sont produits en masse à l'aide de dispositifs CMOS RF. Les circuits CMOS RF sont largement utilisés pour transmettre et recevoir des signaux sans fil, dans une variété d'applications, telles que la technologie satellite (comme le GPS ), le Bluetooth , le Wi-Fi , la communication en champ proche (NFC), les réseaux mobiles (tels que 3G et 4G ), la diffusion terrestre et les applications radar automobiles , entre autres utilisations.

Parmi les exemples de puces CMOS RF commerciales, on peut citer le téléphone sans fil DECT d'Intel et les puces 802.11 ( Wi-Fi ) créées par Atheros et d'autres sociétés. Les produits CMOS RF commerciaux sont également utilisés pour les réseaux Bluetooth et LAN sans fil (WLAN). Le CMOS RF est également utilisé dans les émetteurs-récepteurs radio pour les normes sans fil telles que GSM , Wi-Fi et Bluetooth, les émetteurs-récepteurs pour les réseaux mobiles tels que 3G et les unités distantes dans les réseaux de capteurs sans fil (WSN).

La technologie RF CMOS est essentielle aux communications sans fil modernes, notamment aux réseaux sans fil et aux appareils de communication mobiles . L'une des entreprises qui a commercialisé la technologie RF CMOS était Infineon . Ses commutateurs RF CMOS en vrac se vendent à plus d'un milliard d'unités par an, atteignant un total cumulé de 5 milliards d'unités en 2018. [

Les dispositifs CMOS conventionnels fonctionnent sur une plage de températures allant de −55 °C à +125 °C.

Des indications théoriques ont été avancées dès août 2008 selon lesquelles le CMOS en silicium fonctionnerait jusqu'à −233 °C (40 K ). Des températures de fonctionnement proches de 40 K ont depuis été atteintes en utilisant des processeurs AMD Phenom II overclockés avec une combinaison de refroidissement à l'azote liquide et à l'hélium liquide .

Les dispositifs CMOS en carbure de silicium ont été testés pendant un an à 500 °C.

Les MOSFET ultra-petits (L = 20 nm, W = 20 nm) atteignent la limite d'électron unique lorsqu'ils fonctionnent à une température cryogénique sur une plage de −269 °C (4 K ) à environ −258 °C (15 K ). Le transistor présente un blocage de Coulomb dû à la charge progressive des électrons un par un. Le nombre d'électrons confinés dans le canal est déterminé par la tension de grille, à partir d'une occupation de zéro électron, et il peut être fixé à un ou plusieurs.